記事 ID: 000086755 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/07/14

Cadence NCSim* または Cadence Xcelium* シミュレーターを使用する場合、インテル Agilex® 7 デバイス EMIF IP の VHDL デザイン例でコンパイルエラーが生じるのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • メモリー・インターフェイスとコントローラー
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 21.2 以前の問題により、Cadence NCSim* または Cadence Xcelium* シミュレーターで、インテル Agilex® 7 デバイス EMIF IP の VHDL デザイン例をコンパイルする際にも、以下のようなエラーが表示される場合があります。

    ncelab: *E,CFEPLM (sim/ip/ed_sim/ed_sim_emif_cal/altera_emif_cal_iossm_210/sim/ed_sim_emif_cal_altera_emif_cal_iossm_210_cohzsbq_arch.sv,15|60): 外部モジュールポートのcalbus_rdata_1はエンティティ / コンポーネント・ED_SIM_EMIF_CAL_ALTERA_EMIF_CAL_IOSSM_210_COHZSBQ_ARCHのポート / 信号 (sim/ip/ed_sim/ed_sim_emif_cal/altera_emif_cal_iossm_210/sim/ed_sim_ と関連付けられている必要がありますemif_cal_altera_emif_cal_iossm_210_cohzsbq.vhd: 65 行目、66 桁目)。

    ncelab: *E,CFEPLM (sim/ip/ed_sim/ed_sim_emif_cal/altera_emif_cal_iossm_210/sim/ed_sim_emif_cal_altera_emif_cal_iossm_210_cohzsbq_arch.sv,15|60): モードの外部モジュールポートcalbus_seq_param_tbl_1はエンティティ/コンポーネント・ED_SIM_EMIF_CAL_ALTERA_EMIF_CAL_IOSSM_210_COHZSBQ_ARCHのポート/信号 (sim/ip/ed_sim/ed_sim_emif_cal/altera_emif_cal_iossm_210/sim/ と関連付けられている必要がありますed_sim_emif_cal_altera_emif_cal_iossm_210_cohzsbq.vhd: 65 行目、66 桁目)。

    解決方法

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション v21.3 以降で修正されています。

     

     

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ 7 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。