記事 ID: 000086720 コンテンツタイプ: エラーメッセージ 最終改訂日: 2019/05/23

警告 (332049): .sdc でのcreate_generated_clockを無視: オプション -phase: 無効なフェーズシフト

環境

  • インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
  • ソフト LVDS インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションのバージョン 18.1 以前のバージョンで問題が発生したため、インテル® タイミング・アナライザーで write_sdc -expand <>.sdc コマンドを使用すると、上記の警告メッセージがフィッターステージに表示される場合があります。この問題は、インテル® Max® 10 ソフト LVDS インテル® FPGA IPがデザインに搭載されている場合に発生します。

    解決方法

    この問題を回避するには、<>.sdc のcreate_generated_clockフェーズを次のように変更します。

    -phase -90/1 から -phase への変更 [expr -90/1]

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションのバージョン 19.1 以降修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® MAX® 10 FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。