記事 ID: 000086719 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/10/23

RTL ビューアーに「RTL ネットリストが利用できません」と表示されるのはなぜですか。解析とエラボレーションを実行して RTL ネットリストを表示します。

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 19.1 以降でア グレッシブ・コンパイル時間 最適化モードを選択すると、コンパイルが正常に完了した後に RTL ビューアーを開いたときにこのメッセージが表示されることがあります。 アグレッシブ・コンパイル時間 最適化モードを選択すると、Quartus® Prime 開発ソフトウェア・プロ・エディションはコンパイル時間を短縮するために完全な合成ネットリストを生成しません。完全な合成ネットリストがないと、RTL ビューアーで参照可能な RTL ダイアグラムを詳しく説明できません。

解決方法

この問題を回避するには、Quartus® Prime 開発ソフトウェア・プロ・エディションで別の最適化モードを選択し、デザインを再コンパイルします。

関連製品

本記事の適用対象: 3 製品

インテル® Cyclone® 10 GX FPGA
インテル® Arria® 10 FPGA & SoC FPGA
インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。