記事 ID: 000086708 コンテンツタイプ: トラブルシューティング 最終改訂日: 2017/10/03

Stratix 10 ハード・メモリー・コントローラーはアドレス / コマンド・バスの 2T タイミングをサポートしていますか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    外部メモリー・インターフェイス・インテル® Stratix® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Stratix® 10 ハード・メモリー・コントローラーは、アドレス / コマンド・バスの 1T タイミングで動作します。2T タイミングを選択するオプションはありません。

解決方法

アドレス / コマンドバスの 2T タイミングが必要な場合は、Stratix 10 EMIF IP エディターで PHY のみのオプションを選択し、独自のカスタム・コントローラーを開発します。キャリブレーションは常に 1T タイミングを想定して実行されます。これは 1T または 2T の両方の動作に対しても安全です。

関連製品

本記事の適用対象: 1 製品

インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。