記事 ID: 000086705 コンテンツタイプ: エラーメッセージ 最終改訂日: 2017/07/06

クリティカル警告 (16643): 複数の値を持つ「ref_clk」ピンに見つかったIO_STANDARD割り当てが見つかりました。値の使用: 「LVDS」

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    パラレル・インターフェイスの PHY Lite インテル® Arria® 10 FPGA
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

パラレル・インターフェイス向け PHYLite インテル® FPGA IPを生成した後、フェーズロック・ループ (PLL) リファレンス・クロックは、I/O 標準パラメーターの IP General Tab > I/O 設定によって決定される I/O 標準を備えたシングルエンド入力クロック>。
LVDS I/O 標準を備えた差動 PLL リファレンス・クロックもサポートされ、QSF I/O 標準制約を追加することで実装されます。
LVDS -name IO_STANDARD -to set_instance_assignment -to <ref_clk>

これにより重大な警告が発生します。

解決方法

この重要な警告は無視しても問題ありません。

関連製品

本記事の適用対象: 2 製品

インテル® Arria® 10 FPGA & SoC FPGA
インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。