記事 ID: 000086683 コンテンツタイプ: トラブルシューティング 最終改訂日: 2017/03/07

データバス入力モードの Arria 10 外部メモリー・インターフェイス IP FPGA I/O 設定が、DDR4 プロトコルおよび QDRIV プロトコル向け Quartus® Prime ソフトウェア・バージョン 16.1.1 の 60 の蔑贉を超える値に対応していないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インテル® Quartus® II サブスクリプション・エディション
  • 外部メモリー・インターフェイスインテル® Arria® 10 FPGA
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    この問題はインテル® Quartus® Prime 開発ソフトウェア・バージョン 16.1.2 で修正されています。DDR4 および QDRIV プロトコルを対象とした 1.2 V ポッド I/O 標準では、60 以下のすべての値を選択できます。

    1.2 V ポッド I/O 規格 (DDR3、RLDRAM3 など) を使用しないメモリー・インターフェイス・プロトコルでは、Quartus® Prime 開発ソフトウェア・バージョン 16.1.1 以降、50 以下の入力終了値が削除されています。詳細については、このKDBの回答 をご覧ください。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。