ポート信号接続global_reset_n 10 EMIF IP のArria®が正しくない場合、またはシステムソースおよびプローブ (ISSP) で有効にすると、次のタイプのフィッターエラーが発生する可能性があります。
エラー (12934): Fitter が EMIF/PHYLite システムを配置できませんでした
エラー (14566): フィッターは既存の制約との競合により周辺コンポーネントを 1 つ配置できません (1 IO_AUX)。
エラー (175020): フィッターは、in 領域to ed_synth_altera_emif_Arria外部メモリー・インターフェイスの一部であるロジックIO_AUXを配置することはできません。これは、このタイプのロジックの有効なロケーションがないためです。
エラー (175005): 次の場所を見つけられなかった: のRST_SRC_ID (影響のある場所 1)
以下に、これらのエラー・メッセージの一般的な原因とその解決方法を示します。
1) Quartus® Prime プロジェクトには、同じ I/O 列の I/O バンクに配置され、global_reset_nポートに接続されたリセット信号が異なる複数の外部メモリー・インターフェイスが含まれています。
解像度: 同じ I/O 列の I/O バンクに配置された複数のインターフェイスには、global_reset_nポートに共通のリセット信号が接続されている必要があります。
2) Quartus® Prime 開発プロジェクトが有効ALTERA_EMIF_ENABLE_ISSP。これは通常、プロジェクトでインスタンス化された 10 個の EMIF サンプルデザインArria複数存在する場合に発生します。
qsf ファイル制約の例は次の例です。
name VERILOG_MACRO"ALTERA_EMIF_ENABLE_ISSP=1" をset_global_assignment
解像度: 上記の qsf 制約を削除し、Arria 10 External Memory Interfaces IP Diagnostics タブ> デザイン例 - > インシステムソースプローブを有効にする オプションを選択しないでください。
上記のガイダンスに従った後もフィッターエラーが発生する場合は、メモリー・インターフェイスの信号がピン配置ガイドラインを満たしていることを確認してください。
推奨される出発点は、最小限の配置制約を使用し、後でピン配列を調整する前に、インテル® Quartus® フィッターが残りのインターフェイス信号を配置することです。
推奨される最小配置制約は次のとおりです。
- アドレス / コマンド信号に選択された I/O バンクの 1 個のアドレス信号、PLL 基準クロック、および RZQ ピン。
- メモリー・データ・バス信号に選択された I/O バンクの DQS 信号。
ピン配置の詳細については、外部メモリー・インターフェイス・ハンドブック のこれらのセクションを参照してください。
第 2 巻 第 1 章 - Arria 10 外部メモリー・インターフェイス IP のガイドライン
第 3 巻 第 2 章 - DDR4 向け外部メモリー・インターフェイス実装の例 (他のメモリー・インターフェイス・プロトコルにも同様のルールが適用されます)。