記事 ID: 000086681 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2017/07/28

Arria 10 EMIF トラフィック・ジェネレーターを無限ループ・テストに設定するにはどうすればよいですか?

環境

  • 外部メモリー・インターフェイスインテル® Arria® 10 FPGA
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Arria®10 EMIF サンプルデザインを生成する場合、トラフィック・ジェネレーターはデフォルトで実装されますが、トラフィック・ジェネレーターの設定は Qsys では構成できません。

     

    解決方法

    Arria 10 EMIF サンプルデザインの HDL を生成した後、汎用パラメーターを使用して Qsys IP トップファイルを以下のように変更します。

    .TEST_DURATION (「INFINITE」)

    トラフィック・ジェネレーターは無限に読み取り / 書き込みテストを実行します。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。