記事 ID: 000086670 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/03/15

インテル® Stratix® 10 シリアル フラッシュ Mailbox Client IP で OPCODE コマンドを使用している場合、データが NOR フラッシュに送信されるのが正しくないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • コンフィグレーション・クロック・インテル® Stratix® 10 FPGA
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Stratix® 10 シリアル Mailbox Client IP を使用する場合、 WRITEDATA_0を使用してデータを送信し、登録を WRITEDATA_1する際に、誤ったデータがフラッシュに送信される可能性があります。バイトオーダーがリオーダリング形式であるためです。これは、読み取りデータ操作の実行と同じになります。

    SPI インターフェイス・プロトコルに基づき、データの送信時に最上位ビット (MSB) が送信または受信されます。したがって、各バイトは、最下位ビット (LSB) から、READDATA_0、READDATA_1、WRITEDATA_0、およびWRITEDATA_1の MSB に格納されます。つまり、レジスター内のデータは、LSB バイトを読み取りまたは書き込みデータレジスターの MSB バイトに送信します。

    解決方法

    問題を解決するには、WRITEDATA_0またはWRITEDATA_1レジスター上の 4 バイトデータのバイト順序を逆にする必要があります

    たとえば、4バイトのデータ"0x11223344"は実際には「0x44332211」です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。