記事 ID: 000086670 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/03/15

Stratix® 10 シリアル フラッシュ メールボックス クライアント IP で OPCODE コマンドを使用しているときに、データが NOR フラッシュに正しく送信されるのはなぜですか。

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    コンフィグレーション・クロック・インテル® Stratix® 10 FPGA
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Stratix® 10 シリアル メールボックス クライアント IP を使用すると、 WRITEDATA_0 および WRITEDATA_1 レジスタを使用してデータを送信するときに、フラッシュに誤ったデータが送信されます。これは、バイト順序がリトルエンディアン形式であるためです。これは、データの読み取り操作を実行する場合と同じです。

SPIインタフェースプロトコルに基づいて、データの送信時に最上位ビット(MSB)が送受信されます。したがって、各バイトは、最下位ビット(LSB)からREADDATA_0、READDATA_1、WRITEDATA_0、およびWRITEDATA_1のMSBに格納されます。つまり、レジスタ内のデータは、LSBバイトを読み取りまたは書き込みデータレジスタのMSBバイトに送信します。

解決方法

この問題を解決するには、 WRITEDATA_0 または WRITEDATA_1 レジスター上の 4 バイト・データのバイト順序を逆にする必要があります

たとえば、4バイトのデータ "0x11223344"は実際には "0x44332211"です。

関連製品

本記事の適用対象: 1 製品

インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。