記事 ID: 000086669 コンテンツタイプ: エラーメッセージ 最終改訂日: 2018/10/10

エラー (175006): IOPLL と宛先LVDS_CHANNEL間にルーティング接続がありません。

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル Stratix® 10デバイスで LVDS SERDES インテル FPGA IPを使用している場合、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションでこのエラーが表示されることがあります。このエラーは、IOPLL の入力クロック信号がFPGAコアを介して供給されている場合に生じます。

解決方法

このエラーを回避するには、専用クロックピンを介して IOPLL に入力クロック信号を提供します。

関連製品

本記事の適用対象: 1 製品

インテル® Stratix® 10 FPGA & SoC FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。