記事 ID: 000086668 コンテンツタイプ: エラーメッセージ 最終改訂日: 2018/11/23

致命的:(vsim-3817)エンティティ「system_altpll_0」のポート「configupdate」がインスタンス化されるコンポーネントにない。

環境

    インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション

All

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® Prime スタンダード・エディション・ソフトウェア・バージョン 18.1 以前の問題により、ALTPLL FPGA IP の VHDL ベースのシミュレーション・モデルをシミュレーションする際に、上記の致命的なエラーメッセージが表示されることがあります。

解決方法

この問題を回避するには、シミュレーション・スクリプトを更新して、<ip name>/simulation/ ディレクトリーではなく、<ip name>/synthesis/ ディレクトリーの IP トップレベル・ラッパー・ファイルを使用します。

関連製品

本記事の適用対象: 12 製品

Arria® II FPGA
インテル® MAX® 10 FPGA
Cyclone® II FPGA
Cyclone® IV FPGA
インテル® Cyclone® FPGA
Stratix® II FPGA
Cyclone® III FPGA
Arria® GX FPGA
インテル® Cyclone® 10 LP FPGA
Stratix® FPGAs
Stratix® IV FPGA
Stratix® III FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。