記事 ID: 000086665 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/06/14

「ゼロ遅延バッファーモード」で構成された ALTPLL から生成されたシングルエンド出力クロックを、インテル® MAX® 10 FPGAのPLL_CLKOUTnピンに接続できますか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    いいえ。ハードウェアの制限により、インテル® MAX® 10 FPGA の ALTPLL がゼロ遅延バッファー (ZDB) モードで構成され、出力クロックがシングルエンド I/O 規格として設定されたPLL_CLKOUTn ピンに割り当てられている場合、ユーザーは次のエラーが発生します。

    エラー (176557): デバイスの制約により、PLL の「pll_inst:pll_inst_inst|altpll:altpll_component|pll_inst_altpll:auto_generated|pll1」をターゲットデバイスに配置できません。

    エラー (176593): PLL の「pll_inst:pll_inst_inst|altpll:altpll_component|pll_inst_altpll:auto_generated|pll1」を PLL 位置PLL_1に配置することはできません。PLL の補償出力クロックピン「」は専用出力クロック I/O に配置する必要があります -- PLL はゼロ遅延バッファーモードです

    エラー (176568): PLL の位置PLL_1「pll_inst:pll_inst_inst|altpll:altpll_component|pll_inst_altpll:auto_generated|pll1」は、I/O セル (PLL のタイプ CLK のポート) が PLL I/O ピンPin_xxと互換性のないロケーション割り当てがあるため、PLL に配置できません。

     

    この制限は、ALTPLL のゼロ遅延バッファー・モードにのみ適用されます。

    解決方法

    ATLPLL 出力クロックをp ピンPLL_CLKOUT接続します。

    インテル® MAX® 10 クロックおよび PLL ユーザーガイドは、今後のリリースでこの詳細に更新される予定です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® MAX® 10 FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。