詳細
このエラーは、エクスポートされたコンジットを備えた汎用シリアル・フラッシュ・インターフェイスFPGA IP デザインを含むすべての Agilex™ デバイスターゲットデザインのコンパイル中に、Quartus® Prime プロ・エディション・ソフトウェアで発生する可能性があります。これは、デザインピンの配置に出力イネーブル (OE) の競合があるためです。複数の OE 競合が検出された場合、エラーは異なるピンの割り当てで重複する可能性があります。
すべての Agilex™ デバイスでは、OE ハードウェアが x4 DQ グループピン間で共有されるため、ピン配置要件があります。したがって、それぞれ独自の OE 信号を持つ 2 つのコンジットがある場合、OE の競合を回避するために、それらを異なる x4 DQ グループ ピンに割り当てる必要があります。
汎用シリアル・フラッシュ・インターフェイス FPGA IP (テクノロジー・マップ・ビューアーで表示)
| OE 信号 | エクスポートされたコンジット |
|---|---|
| dedicated_interface:data_buf[0]~0 | qspi_pins_data[0] |
| dedicated_interface:data_buf[1]~1 | qspi_pins_data[1] |
| dedicated_interface:data_buf[2]~2 | qspi_pins_data[2] qspi_pins_data[3] |
| qspi_inf_inst:oe_reg | qspi_pins_dclk qspi_pins_ncs |
解決方法
このエラーを回避するには、異なる OE 信号を持つエクスポートされたコンジットを別の x4 DQ グループに確立する必要がありますが、共有 OE 信号を持つエクスポートされたコンジットは同じ x4 DQ グループ内に確立することをお勧めします。Agilex™ デバイス (AGFB027) を使用した例を次の表に示します。
| エクスポートされたコンジット | ピン配置 | x4 DQ グループ(AGFB027) |
|---|---|---|
| qspi_pins_data[0] | W34 | DQ133 |
| qspi_pins_data[1] | J35 | DQ135 |
| qspi_pins_data[2] qspi_pins_data[3] | L38 W38 | DQ132 |
| qspi_pins_dclk qspi_pins_ncs | J39 C38 | DQ134 |
この情報は、 Agilex™ 汎用 I/O および LVDS SERDES ユーザーガイド および FPGA用ピンアウトファイル で入手できます。