Quartus® Prime 開発ソフトウェア・スタンダード・エディションバージョン 16.0 Update 2 以前では、タイミング分析中にこの警告が表示される場合があります。この警告は、altera_onchip_flash・コンポーネントを含むMAX®10 デザインをコンパイルする際に発生します。
この問題を回避するには、Synopsys Design Constraints (.sdc) ファイルに以下の制約を手動で適用します。
create_generated_clock -name flash_se_neg_reg -divide_by 2 -source [get_pins -compatibility_mode { *altera_onchip_flash:*onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_se_neg_reg|clk }] [get_pins -compatibility_mode { *altera_onchip_flash:*onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_se_neg_reg|q } ]
この問題は、インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションの今後のリリースで修正される予定です。