記事 ID: 000086640 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/11/06

EPCQA デバイスを使用Cyclone V アクティブ・シリアル・コンフィグレーションが低温で失敗するのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Cyclone® V デバイスのアクティブシリアル (AS) コンフィグレーションは、ホールドタイミングの問題により、EPCQA デバイスの低温 (< 20°C 以下) でエラーが発生することがあります。


Cyclone V AS 構成の最小データ保持時間 (tDH) 仕様は以下のように改訂されました。

  • 2.5ns – -6 スピードグレード用
  • 2.9ns – -7 および -8 スピードグレード
解決方法
低温でのコンフィグレーション・エラーが発生しないようにするには、以下の手順に従ってください。
  1. AN822 の「データセットアップとホールドタイミングのスラックの評価」セクションで説明されているように、アクティブ・シリアル・コンフィグレーション・スキームに必要な保持時間を計算して、ボード上のホールドタイムのスラックを評価します。
  2. サードパーティー・フラッシュ・データシートで、最小 tCLQX 値が大きいフラッシュメモリー・デバイスを選択してください。
    • 例えば、次のサードパーティー製フラッシュデバイスのいずれかを使用して 2ns tDH スラックを取得できます。
    • Winbond™ W25Q-FV
    • Cypress™ S25FL-S/S70FL-S/S25FL1-K
    • Macronix™ MX25L6445E/MX25L6465E/MX25L12845E/MX25L12865E/MX25L25635E
  3. DCLK とAS_DATA[3:0] 回路に直列終端抵抗 / バッファー / コンデンサーを追加して[3:0] 各信号の伝達遅延を増加させます。
    • IBIS/link シミュレーションは、tDH 要件を満たすと予想される追加遅延を引き出し、シグナル・インテグリティーが良好であることを確認し、フラッシュデバイスの入力タイミング仕様を確実に満たすことを強く推奨します。

関連製品

本記事の適用対象: 2 製品

Cyclone® V FPGA & SoC FPGA
インテル® FPGA コンフィグレーション・デバイス EPCQ-A

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。