記事 ID: 000086623 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/01/22

インテル® Stratix® 10 またはすべての® インテル Agilexデバイスで Mailbox Client インテル® FPGA IPを使用して、SPT/CPB ブロックコンテンツを消去して P1 パーティションまたはアプリケーションイメージ 1 を消去および更新するQSPI_ERASEコマンドが実行されるのは、どうしてですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    バージョン 19.3 以降のインテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの問題により、P1 パーティションまたはアプリケーション・イメージ 1 の開始アドレスがユーザーによって手動で割り当てられた場合、Programing File Generator ツールは、P1 パーティションまたはアプリケーション・イメージ 1 と同じフラッシュセクター (64KB) のサブパーティション・テーブル (SPT) またはポインターブロック (CPB) コンテンツを割り当てます。

    そのため、SPT/CPB ブロックのコンテンツは、インテル® Stratix® 10 の Mailbox Client インテル® FPGA IPを使用している場合や、インテル Agilex®デバイスを使用して、P1 パーティションまたはアプリケーション イメージ 1 を消去および更新するQSPI_ERASE コマンドを実行する場合に消去されます。

    解決方法

    これを回避するには、工場出荷時のイメージに 32KB のパディングを追加します。

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで修正される予定です。

    関連製品

    本記事の適用対象: 2 製品

    インテル® Agilex™ FPGA & SoC FPGA
    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。