高帯域幅メモリー (HBM2) インターフェイス・インテル® FPGA IPのhbm_only_reset_inポートが IP またはその他のコアロジックに接続されている場合、インテル® Stratix® 10 MX デバイスのリコンフィグレーションが失敗インテル® FPGAリセット・リリース・FPGA IP またはその他のコアロジックに接続されているのはなぜですか?

バージョン 21.1 以前インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション使用している場合、高帯域幅メモリー (HBM2) インターフェイス・インテル® FPGA IPのhbm_only_reset_inポートが IP やその他のコアロジックの出力に接続されている場合、インテル® Stratix® 10 MX デバイスのリコンフィグレーションインテル® FPGA FPGA失敗します。

リコンフィグレーション中に、hbm_only_reset_inがロジック値 1'b1 で駆動されている場合、高帯域幅メモリー (HBM2) インターフェイス・インテル® FPGA IPは常にリセット状態になり、コンフィグレーション・エラーが発生します。

この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 21.2 以降で修正されています。

この問題を解決するには、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション 21.2/21.3/21.4/22.1/22.2/22.3 用の最新のデバイス・マネージャー・ファームウェアを更新します。

デバイス・マネージャーのファームウェアの最新バージョンは、次のリンクから入手できます。

インテル® Agilex™ およびインテル® Stratix®® 10 デバイス 用の最新デバイス・ファームウェアは何ですか?