インテル® Quartus® Prime ソフトウェア・バージョン 18.1 を使用し、HPS EMIF と同じ I/O 列に配置された非 HPS EMIF を含む既存のインテル Stratix® 10 デザインをアップグレードすると、コンパイル中に以下のようなエラーが表示される場合があります。
エラー(16282): 同じ列に 2 つ以上の外部メモリー・インターフェイス (EMIF) IP コアが異なるキャリブレーション・ルーチンを使用している。このエラーは、同じ列に配置された IP コアが異なるバージョンの Quartus で生成された場合に生じます。または、ハード・プロセッサー・システム (HPS) 用のメモリー・インターフェイスが、通常のメモリー・インターフェイスと同じ列に配置されている場合。異なるバージョンのインテル® Quartus® プロセッサーでコアが生成されている場合は、現在のバージョンのインテル® Quartus® プロセッサーのすべてのメモリー・インターフェイス IP コアを再生成します。通常のメモリー・インターフェイスを HPS メモリー・インターフェイスと同じ列に配置することはできません。
情報 (16283): IP: ed_synth_emif_s10_0 (ed_synth_emif_s10_0_altera_emif_arch_nd_181_xcenvri_iossm_synth.http: ed_synth_emif_s10_0_altera_emif_arch_nd_181_xcenvri_iossm_synth.http)
情報 (16283): IP: HPS_TEst_Qsys_emif_s10_hps_0 (HPS_TEst_Qsys_emif_s10_hps_0_altera_emif_arch_nd_180_rbnwjza_iossm_synth.http: HPS_TEst_Qsys_emif_s10_hps_0_altera_emif_arch_nd_180_rbnwjza_iossm_synth.http)
階層構造のパスとファイル名は、特定のデザインでは異なる場合があります。
インテル® Quartus® Prime ソフトウェア・バージョン 18.1 では、HPS EMIF IP と非 HPS EMIF IP の両方をアップグレードおよび再生成してから、デザインを再コンパイルします。