記事 ID: 000086614 コンテンツタイプ: エラーメッセージ 最終改訂日: 2018/11/01

エラー (19433): 周辺部と DSP または RAM 間の転送 <signal_path> タイミング転送が不可能になります。</signal_path>

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    外部メモリー・インターフェイス・インテル® Stratix® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime Platform Designer バージョン 17.1 以前では、インテル® Stratix® 10 FPGA EMIF IP の Avalon-MM クロック・クロッシング・ブリッジをAvalonまたは MMR インターフェイスに接続すると、同様の合成エラーが発生する場合があります。

エラー (19433): ロジックセルを介した周辺部と DSP または RAM間の転送により、タイミング転送が不可能になります。

 

解決方法

この問題は、インテル® Quartus® Prime 開発ソフトウェア・バージョン 17.1.1 以降で修正されています。

関連製品

本記事の適用対象: 1 製品

インテル® Stratix® 10 FPGA & SoC FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。