クリティカルな問題
詳細
nPERSTL* ピンがArria V GZ ハード IP を保持している場合 PCI Express IP コアをリセットすると、RX インターフェイスは高インピーダンスではありません。 その代わり、RX インターフェイスは約 1K の電流抵抗を示します。リンクが表示されている場合 パートナーはこの時点でレシーバー検出を実行します。 を選択して、一部のレシーバー・レーンを検出します。リンクパートナーが検出しない場合 すべてのレーンでハード IP がリセットを終了し、リンク・トレーニングを開始すると、 リンクがダウンレーンしている可能性があります。また、リンクが一部のレーンを除外している可能性があります。 実際に利用可能です。
解決方法
回避策は、CMU PLL とハードリセットを選択することです。 PCI Express* 向け第 2 世代Arria V GZ ハード IP 用コントローラー IP コア。