記事 ID: 000086578 コンテンツタイプ: エラーメッセージ 最終改訂日: 2014/04/15

エラー (12012): ポート「tlbfm_out[0]」におけるエンティティー「altpcie_sv_hip_avmm_hwtcl:pcie_avgz_hip_avmm_0」のポート方向の不一致。上位のエンティティーは「出力」ピンを期待していますが、下側のエンティティーは「入力」ピンを使用しています。

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

このエラーは、VHDL の Avalon® メモリー・マップド Qsys コンポーネントで pci Express® Arria® V GZ または Stratix® V ハード IP をコンパイルしようとしたときに発生する可能性があります。

この問題は、Verilog HDL から VHDL への変換の問題が原因です。

解決方法

altpcie_sv_hip_avmm_hwtcl・コンポーネントを呼び出しているファイルのトップレベルのラッパーから発生した 2 つの問題tlbfm_outコメントアウトしてください。

この問題は、今後の Quartus® II ソフトウェアで修正される予定です。

関連製品

本記事の適用対象: 3 製品

Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。