記事 ID: 000086544 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/03/04

コールドリセット時のインテル® Cyclone® V SoC および Arria® V SoC デバイスの HPS GPIO の状態は何ですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    GPIO インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Cyclone® V SoC および Arria® V SoC デバイスのハード・プロセッサー・システム (HPS) GPIO は、コールドリセット時にデフォルトの状態になります。HPS GPIO コントローラー /モジュール上の I/O のデフォルトの状態が入力されます。HPS I/O は、プリローダーによって HPS ユーザー・ピン・マッピングが適用される際に GPIO として構成されます。

解決方法

この情報は、インテル® Cyclone® V/Arria® V ハード・プロセッサー・システム・テクニカル・リファレンス・マニュアル 20.1 リリースに追加されました。

関連製品

本記事の適用対象: 5 製品

Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。