記事 ID: 000086534 コンテンツタイプ: トラブルシューティング 最終改訂日: 2017/04/25

ブートローダーまたは FPGA-to-SDRAM ブリッジにアクセスする際に、Arria 10 SoC デザインがハングアップするのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

ハードウェアの問題により、Arria® 10 SoC デバイスがブートローダー、SDRAM 起動中または起動後、またはFPGA-to-SDRAM ブリッジにアクセスする際にハングアップする可能性があります。ハングアップが発生する可能性があります。

  • SDRAM インターコネクトにアクセスする場合
  • SDRAM メモリーにアクセスする場合

この問題は非常に稀であり、電源オン、コールド、ウォームリセットの後に発生する可能性があります。

解決方法

この問題は、https://dl.altera.com/soceds/ でダウンロード可能な SoC EDS バージョン 17.0 で修正されています。

インテル® SoC EDS バージョン 16.1 のパッチもリクエストに応じて提供できます。

関連製品

本記事の適用対象: 1 製品

インテル® Arria® 10 SX SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。