記事 ID: 000086512 コンテンツタイプ: エラーメッセージ 最終改訂日: 2017/05/25

警告 (13796): VHDL Process Statement warning at *.vhd: signal "<name>」 は Process Statement 内で読み取られますが、Process Statement のセンシティブ・リストには記載されていません。</name>

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 17.0 以前のバージョンで問題が発生したため、この警告が正しく表示されない場合があります。

    この警告は、プロセス内にのみ書き込まれたものであり、感度リストにない信号に対して誤って発行されることがあります。

    解決方法

    この警告は、プロセス内にのみ書き込まれる信号を参照する場合は無視できます。

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで修正される予定です。

    関連製品

    本記事の適用対象: 3 製品

    インテル® Stratix® 10 FPGA & SoC FPGA
    インテル® Arria® 10 FPGA & SoC FPGA
    インテル® Cyclone® 10 FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。