記事 ID: 000086495 コンテンツタイプ: トラブルシューティング 最終改訂日: 2006/02/13

LVDS (Low-Voltage Differential Signaling) フェーズロック・ループ (PLL) 出力のジッターは、通常の PLL 出力とは異なりますか?(APEX™ 20KE、LVDS、PLL)

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

はい。LVDS PLL は、低ジッター向けに設計された高性能 PLL です。 これらの PLL は、通常の PLL と比較して、出力クロックのジッター (通常は 20ps) が低くなっています。 (非 LVDS)Pll。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。