記事 ID: 000086486 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/12/01

Arria II、Cyclone IV、またはSTRATIX IV トランシーバー・デバイスでALTGX_RECONFIG IP reconfig_busy信号が高く動作しない場合、どうすればいいですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    トランシーバー ALTGX_RECONFIG IP reconfig_busy 信号がArria® II、Cyclone® IV、または IV トランシーバー・デバイスで高く動かなStratix®場合、ALTGX_RECONFIG IP reconfig_reset 信号を有効にして主張することができます。

    解決方法

    以下の手順を使用して 、ALTGX_RECONFIG IP 上でreconfig_reset信号を有効にすることができます。

    1. ALTGX_RECONFIG IP を開きます。
    2. \'Channel Reconfiguration\' を有効にします。
    3. \'Channeland TX PLL Reconfiguration\' ページで \'reconfig_reset\' を有効にします。
    4. \'Finish\' キーを押して IP を生成します。
    5. 同期リセット信号を reconfig_reset ポートに接続します。

    reconfig_reset信号には次のルールが適用されます。

    • reconfig_reset信号は、reconfig_clkクロックと同期している必要があります。
    • デバイスがユーザーモードになると 、reconfig_reset 信号が高い必要があります。
    • reconfig_reset信号は、少なくとも 1 つのreconfig_clkクロックサイクルでインサーティブする必要があります。

    関連製品

    本記事の適用対象: 3 製品

    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    Arria® II GZ FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。