記事 ID: 000086483 コンテンツタイプ: エラーメッセージ 最終改訂日: 2018/08/08

エラー (170079): <dsp name=""> DSP ブロック型の</dsp>ノードを配置できません

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    このエラーは、デバイスのスパイン・クロック領域よりも多くの DSP ブロックを持つチェーンされた DSP インスタンスがデザインに含まれている場合に表示されることがあります。

    カスタム FIR フィルターなどのデザインでは、DSP ブロックをスキャンバスまたはチェーンバスで接続します。スキャンバスまたはチェーンバスに接続できるDSPブロックの数は限られています。

    チェーン内の DSP ブロック数の制限はデバイスによって異なり、スパイン クロック領域の列にある DSP ブロック数に基づきます。この制限を確認するには、次の手順に従います。

    • デザインの合成 / 解析を実行する
    • チッププランナーを開き、レイヤー設定タブで「スパイン・クロック領域」を選択します。たとえば、Arria® 10 10AX066 は、以下のように 30 個のスパイン クロック領域に分割されています。

    • スパイン・クロック領域の 1 つにズームインします。各スパイン・クロック領域は、1、2、または4つのDSP列を持つことができます。DSP ブロックと DSP 列の数は、各スパイン・クロック領域で異なります。たとえば、下の図では、Arria® 10 10AX066 のスパイン・クロック領域 15 に 4 列があり、長い方の 2 列には 31 個の DSP ブロックがあり、短い 2 列には 27 個の DSP ブロックがあります。

    Arria® 10 10AX066 では、スパイン・クロック・カラムあたりの DSP ブロック数は以下の通りです。

    19 個の DSP ブロックのうち 1 列

    27 DSP ブロックの 40 列

    28 DSP ブロック×8 列

    8 列 30 DSP ブロック

    31 DSP ブロック 4 列

    コラム総数: 61

    合計 DSP ブロック: 1687

    デザインで複数のチェーンされた DSP インスタンスのインスタンス化が必要な場合は、ブロック数を適切に選択してください。チェーン接続された 27 個の DSP ブロックは、Arria® 10 10AX066 のほぼすべてのスパイン・クロック領域に収まります。

    フィッターは、デザインに最適なスパイン・クロック領域を選択します。

    解決方法

    このエラーを回避するには、チェーン内の DSP ブロック数がスパイン・クロック領域列の DSP ブロック数を超えないようにしてください。

    関連製品

    本記事の適用対象: 2 製品

    インテル® Arria® 10 FPGA & SoC FPGA
    インテル® Stratix® 10 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。