クリティカルな問題
詳細
インテル® Quartus® Prime 開発ソフトウェア・プロ・バージョン 18.0 では、インテル Stratix® 10 SoC デバイスが、FPGAと HPS JTAG の組み合わせオプションですでに設定されている場合、JIC ファイル・プログラミングの実行時に Quartus® Prime 開発ソフトウェア・ツールがクラッシュする可能性があります。これは、FPGAが最初は JTAG チェーン内の 2 番目のデバイスであるためです (HPS の後) が、SFL のスチュリンク画像をプログラムすると HPS が削除され、FPGAが JTAG チェーンの最初のデバイスになります。
JTAG デバイスの番号が一致すると、プロセス全体でFPGAデバイスが JTAG チェーン内の同じ位置に残る可能性があるため、Quartus® プログラマー・ツールがクラッシュします。
この問題は、以下の場合には影響を与えません。
- インテル® Stratix® 10 SoC デバイスは、JIC ファイル・プログラミングが開始される前も未設定のままです。
- インテル Stratix 10 SoC HPS JTAG は HPS 専用 I/O ピンを使用しており、FPGAと同じ JTAG チェーンを共有しません。
解決方法
ボードでフラッシュ・プログラミングを実行するには、次のいずれかの回避策を使用してください。
- MSEL[2:0] を 111 (JTAG) に設定してボードをパワーアップします。この方法では、JIC ファイル・プログラミングの前にデバイスは未設定のままとなり、JTAG チェーンには 1 つのデバイス (FPGA) のみが含まれます。インテル® Quartus® Prime 開発ソフトウェア・プログラマー・ツールが JIC ファイル・プログラミングを完了すると、デバイスが次の電源サイクルで QSPI から自動的に起動するように、MSEL[2:0] を 100 に戻すことができます。
- ボードの電源を入れると、デバイスが QSPI を使用してコンフィグレーションされないように、nCONFIG を外部からローに引き出します。JTAG を使用して JIC プログラミングを開始する - SFL の巷画像がプログラムされると、nCONFIG ピンを放すことができます。
- HPS で実行されているソフトウェア (U-boot など) を使用して、QSPI デバイスをプログラミングします。この方法では、JIC ファイルの代わりに Raw Programming Data (.rpd) ファイル形式を使用します。.rpd プログラミング・ファイルを生成する手順については、インテル Stratix 10 構成ユーザーガイドを参照してください。
この問題は、インテル Quartus Prime 開発ソフトウェア・プロ・エディションの今後のバージョンで修正される予定です。