記事 ID: 000086464 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/01/26

cv_5v4 Cyclone® V ハード・プロセッサー・システム・テクニカル・リファレンス・マニュアル - > エラッタ

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    cv_5v4 Cyclone® Vハードプロセッサシステムテクニカルリファレンスマニュアルのバージョン2018.01.26では、22〜53ページにCPRレジスタビット23:16の説明とリセット値が誤って示されています。これらのビットの正しいリセット値は 0x08 で、FIFO 深度は 128 バイトであることを表します。

    解決方法

    このエラーは、テクニカル・リファレンス・マニュアルの今後のリリースで修正される予定です。

    関連製品

    本記事の適用対象: 1 製品

    Cyclone® V FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。