記事 ID: 000086459 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/06/30

HPS® がコールドリセット (HPS_COLD_nRESET ピン) に誤って入力してしまうのは、なぜインテル Agilex FPGA HPS ですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル Agilex® 7 デバイス・データシートによると、HPS_COLD_nRESET信号の最小リセットパルス幅は 3 ミリ秒 (Trst0) です。このピンで 3 ミリ秒未満のパルス幅が発生した場合、意図しないリセットが発生する可能性があります。HPS システムは、パルスを約 0.3 ミリ秒 (幅約 0.3 ミリ秒) 短く誤って検出することがあります。

    解決方法

    この問題を回避するには、最小 3 ミリ秒以上アサートされた HPS_COLD_nRESET 信号を保持する外部ハードウェア・デヘシデンス回路を実装します。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。