記事 ID: 000086432 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/08/14

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 17.1 で行われた物理的配置アサインメントは、製品版に移行する場合、インテル® Stratix® 10 E タイルデバイスによっては変更される場合があります。

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 17.1 で、トランシーバー E タイルを備えた インテル® Stratix® 10 デバイスに X-Y 座標 (LogicLock リージョンや物理的なロケーション・アサインメントなど) を使用するロケーション・アサインメントがデザインに含まれている場合、同じアサインメントを対応する製品オーダリング・コードに移行する場合は、X 座標を 8 まで上げる必要があります。

     

     

     

    解決方法

    以下のデバイスのオーダリング・コードが影響を受ける場合があります。

    1ST280EY2F55E2VGI1

    1ST280EY3F55E3VGI1

    1ST280EY1F55E1VGI1

    1SX280HU1F50E2VGS1

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。