記事 ID: 000086406 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/02/11

Cyclone V -7 スピードグレード・デバイスにおける LPDDR2 デザインのタイミングエラーの可能性

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    この問題は LPDDR2 製品に影響を与えています。

    Cyclone V -7 スピードグレード・デバイスを対象とした LPDDR2 デザイン 333MHz では、アドレスおよびコマンド・タイミング解析に失敗する場合があります。

    解決方法

    この問題の回避策は、 低周波数 (300 MHz など) または -6 スピードグレード Cyclone V を使用する デバイス。

    この問題は今後のリリースで修正される予定です。

    関連製品

    本記事の適用対象: 1 製品

    Cyclone® V FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。