記事 ID: 000086400 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/08/13

インテル® Quartus® II プログラマーを使用して JTAG 上でStratix V ES デバイスをコンフィグレーションする際に、デバイスのプライマリー・コンフィグレーション・スキームが AS、PS、FPP の場合、nCONFIG ピンを低く設定する必要がありますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Stratix® V ES デバイスはセキュアモードで電源をオンにし、電源オン・リセット (POR) 後に必要な JTAG 1149.1 命令のみを実行できます。ファースト・パッシブ・パラレル (FPP)、パッシブ・シリアル (PS)、またはアクティブ・シリアル (AS) をStratix V ES プライマリー・コンフィグレーション・スキームとして使用する場合、コンフィグレーション完了後は JTAG ポートにアクセスできなくなります。

Quartus® II プログラマーを使用して JTAG 経由でデバイスを設定する場合はAlteraデバイスが POR を終了する前に nCONFIG を低くすることを推奨します。これは、プログラマーが JTAG インターフェイスを介して FACTORY 命令を実行している間にデバイスがコンフィグレーションされないようにするために必要です。設定が完了したら、nCONFIG を再度高く設定する必要があります。

を参照してください。 Stratix V デバイスにおけるコンフィグレーション、デザイン・セキュリティー、リモート・システム・アップグレード (PDF) 最小 POR 遅延仕様に対応しています。

関連製品

本記事の適用対象: 4 製品

Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA
Stratix® V E FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。