インテル® Arria® 10 GX、GT、SX デバイス・ファミリーのピン接続ガイドラインのドキュメントでは、ピンHPS_Shared_Q2_2とHPS_Shared_Q4_2の接続ガイドラインは以下のとおりです。
「NAND Ready/Busy 入力として使用する場合、このピンを 1-10-k UUID プルアップ抵抗で接続し、NAND_RB ピンが存在する専用 I/O バンクにVCCIO_HPSします。未使用の場合は、弱いプルアップを備えた入力としてインテル Quartus Prime ソフトウェアでプログラムします。」
これは間違っています。正しいステートメントは次のとおりです。
「NAND Ready/Busy 入力として使用する場合、このピンを 1-10-k0K のプルアップ抵抗で接続し、NAND_RB ピンが存在する専用 I/O バンクにVCCIO_2Lします。未使用の場合は、弱いプルアップを備えた入力としてインテル Quartus Prime ソフトウェアでプログラムします。」
このタイプミスは、今後の Quartus® Prime 開発ソフトウェアのリリースで修正される予定です。