記事 ID: 000086398 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/02/19

Arria 10 SoC のピンHPS_Shared_Q2_2とHPS_Shared_Q4_2の電源接続とは何ですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Arria® 10 GX、GT、SX デバイス・ファミリーのピン接続ガイドラインのドキュメントでは、ピンHPS_Shared_Q2_2とHPS_Shared_Q4_2の接続ガイドラインは以下のとおりです。

「NAND Ready/Busy 入力として使用する場合、このピンを 1-10-k UUID プルアップ抵抗で接続し、NAND_RB ピンが存在する専用 I/O バンクにVCCIO_HPSします。未使用の場合は、弱いプルアップを備えた入力としてインテル Quartus Prime ソフトウェアでプログラムします。」

これは間違っています。正しいステートメントは次のとおりです。

「NAND Ready/Busy 入力として使用する場合、このピンを 1-10-k0K のプルアップ抵抗で接続し、NAND_RB ピンが存在する専用 I/O バンクにVCCIO_2Lします。未使用の場合は、弱いプルアップを備えた入力としてインテル Quartus Prime ソフトウェアでプログラムします。」

解決方法

 

このタイプミスは、今後の Quartus® Prime 開発ソフトウェアのリリースで修正される予定です。

関連製品

本記事の適用対象: 3 製品

インテル® Arria® 10 SX SoC FPGA
インテル® Arria® 10 GX FPGA
インテル® Arria® 10 GT FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。