記事 ID: 000086396 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/03/15

CV SoC 開発キットで HPS コールド・リセット・レジスターを設定した後で、QSPI から HPS 起動が停止する理由

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    モード (3 バイト / 4 バイト・アドレス指定モード) で動作可能な高度かつ高密度のシリアルフラッシュ・デバイスにより、3 バイト・アドレス指定モードと想定される一般的な構成よりも機能が高いため、QSPI フラッシュを 3 バイトのアドレス指定モードにリセットせずに、UBOOT コマンド「mw 0xffd05004 0x00110001」を介して HPS コールド・リセット・レジスター (0xffd05004) を設定すると、インテル® Cyclone® V HPS はハングします。以下のような UART プリント:

    CPU: Altera SOCFPGA プラットフォーム

    ボード: Altera SOCFPGA Cyclone V ボード

    I2C: 準備完了

    DRAM: 1GiB

    MMC: ALTERA DWMMC: 0

    SF: 3 (0 - 7) に較正されたデータキャプチャー遅延を読み取ります

    SF: 検出された N25Q512 (ページサイズ 65536)、合計: 67108864

    警告 - CRC が不正な場合、デフォルトの環境を使用している

    入力: シリアル

    出力: シリアル

    エラー: シリアル

    ネット: mii0

    任意のキーを押してオートブートを停止: 0

    SOCFPGA_CYCLONE5#

    SOCFPGA_CYCLONE5 # mw 0xffd05004 0x00110001

    解決方法

    HPS コールド・リセット・レジスター (0xffd05004) を設定する前に、QSPI を 3 バイトのアドレスモードに設定するか、ピンからh2f_cold_reset FPGA出力して QSPI フラッシュを 3 バイトのアドレスモードにリセットすることができます。

    関連製品

    本記事の適用対象: 1 製品

    Cyclone® V SX SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。