記事 ID: 000086356 コンテンツタイプ: トラブルシューティング 最終改訂日: 2020/11/02

異なる インテル® Quartus® Prime ソフトウェアのバージョンから生成された RSU を有効にしたフェーズ 1 およびフェーズ 2 ビットストリームを使用すると、Linux/U-Boot から FPGA 構成が失敗し、インテル® Stratix® 10 SX デバイスで HPS がハングするのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    外部メモリー・インターフェイス・インテル® Stratix® 20 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

異なる インテル® Quartus® Prime Pro Edition ソフトウェアのバージョンから生成された RSU を有効にしたフェーズ 1 およびフェーズ 2 ビットストリームを使用すると、Linux/U-Boot で FPGA 構成が失敗し、インテル® Stratix® 10 SX デバイスで HPS がハングする原因となるのはなぜですか?

異なる インテル® Quartus® Prime Pro Edition ソフトウェアのバージョンから生成されたフェーズ 1 とフェーズ 2 のビットストリームを混在させることは、サポートされていないユースケースです。

解決方法

この問題は、インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 20.4 以降で修正されています。

関連製品

本記事の適用対象: 1 製品

インテル® Stratix®

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。