詳細
インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 17.1 アップデート 1 以前の問題により、複数のクロックドメインを含むインテル® Stratix® 10 FPGAデザインを配置する際に、この内部エラーが発生する可能性があります。
内部エラーは、Synopsys Design Constraints ファイル (.sdc) で非同期として宣言されていない複数の非同期クロックドメインがデザインに含まれている場合に発生することがあります。
解決方法
この問題を回避するには、すべての非同期クロック ドメインが 、set_clock_groups コマンドを使用して非同期として宣言されていることを確認します。
例えば：
set_clock_groups -asynchronous -group [get_clocks ] -group [get_clocks ]
この問題は、インテル Quartus Prime 開発ソフトウェア・プロ・エディションの今後のリリースで解決される予定です。