記事 ID: 000086345 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/07/07

インテル® Stratix® 10 FPGAが .jic ファイルのプログラミング時に設定に失敗するのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 21.1 の問題により、互換性のない動作周波数をインテル® Quartus® Settings File (.qsf) でACTIVE_SERIAL_CLOCKとDEVICE_INITIALIZATION_CLOCKに使用すると、無効な .jic ファイルが生成されます。この .jic ファイルを使用すると、設定フローが失敗します。

    解決方法

    このエラーを回避するには、.qsf ファイルにACTIVE_SERIAL_CLOCKとDEVICE_INITIALIZATION_CLOCKの互換性のある周波数セットがあることを確認してください。有効なAS_CLK設定は 、インテル® Stratix® 10 構成ユーザーガイド にあります

     

    Quartus 設定ファイル (.qsf) でACTIVE_SERIAL_CLOCKとDEVICE_INITIALIZATION_CLOCKの有効な周波数を確認できるパッチが利用可能です。

    以下の該当するリンクから Patch 0.06 をダウンロードしてインストールします。

    > ダウンロード・パッチ インテル® Quartus® Prime Pro Edition 21.1 Windows 用パッチ 0.06 (.exe)

    > Linux用 Prime 開発ソフトウェア・プロ・エディション 21.1 Patch 0.06 インテル® Quartus® ダウンロード・パッチ (.run)

    > インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション 21.1 Patch 0.06 (.txt) 用 Readme をダウンロードする

    パッチ 0.06 をインストールした後、互換性のない周波数セットを備えた次のコンパイルでは、「アクティブなシリアルクロックはデバイスの初期化クロックでサポートされていません」というエラーメッセージがメッセージを表示します。

     

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションバージョン 21.2 以降で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。