記事 ID: 000086338 コンテンツタイプ: エラーメッセージ 最終改訂日: 2017/06/21

内部エラー: サブシステム: VPR20KMAIN、ファイル: /quartus/fitter/vpr20k/vpr_common/place_constraints.c、ライン: 879

環境

  • インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® Prime 開発ソフトウェア・スタンダード・エディションのバージョン 17.0 以前のバージョンの問題により、デザインにパーシャル・リコンフィグレーション領域が含まれていて、パーシャル・リコンフィグレーションのためのデザイン・プランニング・ハンドブックの表 4-2 に記載されているグローバル・プロモーション・ルールに違反している場合、この内部エラーが表示されることがあります。このエラーは、次のリンクからアクセスできます。

    /content/dam/support/us/en/programmable/kdb/pdfs/literature/hb/qts/qts-qps-handbook.pdf

     

    ...また、インテル® Quartus® Prime 開発ソフトウェア・スタンダード・ハンドブック のパーシャル・リコンフィグレーションのデザイン・プランニングの章にある PR 領域の「クロック・ネットワークを駆動するためのサポートされている信号タイプ 」セクションに記載されているグローバル・プロモーション・ルールに違反している可能性があります。

    解決方法

    このエラーを回避するには、パーシャル・リコンフィグレーションに関するデザイン・プランニング・ハンドブックの章の表 4-2 に記載されているグローバル・プロモーション・ルールを確実に遵守する必要があります。

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションの今後のリリースで解決される予定です。

    関連製品

    本記事の適用対象: 3 製品

    Stratix® V FPGA
    Arria® V FPGA & SoC FPGA
    Cyclone® V FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。