記事 ID: 000086309 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

デザインにALTLVDS_RXメガファンクション内にリカバリータイミング違反が見えるのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

ユーザーコード化されたリセットレジスターから、ALTLVDS_RXメガファンクションのrx_cda_resetポートから次の信号まで、リセットパスでリカバリーのタイミング違反が発生する場合があります*altlvds_rx_component|*auto_generated|rx*bit_slip_reg

以下のような一連のset_multicycle_path課題を適用して、これらのパスに対処します。

set_multicycle_path -from [get_keepers ] \
    -to [get_keepers {*altlvds_rx_component|*auto_generated|rx*bit_slip_reg}] \
    -setup -end 3 .
set_multicycle_path -from [get_keepers ] \
    -to [get_keepers {*altlvds_rx_component|*auto_generated|rx*bit_slip_reg}] \
    -hold -end 2 .

これらの割り当ての値は、外部レジスターに使用されるクロックとALTLVDS_RXメガファンクションのrx_outclockポートの関係によって異なります。

Alteraは、ALTLVDS_RXメガファンクションのrx_outclockポートを使用して、外部リセット・レジスターをクロックしてリセットを正しいドメインに同期することを推奨します。

関連製品

本記事の適用対象: 24 製品

Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV E FPGA
Cyclone® IV GX FPGA
Stratix® V GT FPGA
Cyclone® II FPGA
Stratix® V GS FPGA
Stratix® II GX FPGA
Stratix® II FPGA
インテル® Cyclone® FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Arria® II GZ FPGA
Arria® II GX FPGA
Arria® GX FPGA
Stratix® IV GT FPGA
Stratix® V E FPGA
Stratix® FPGAs
HardCopy™ III ASIC デバイス
HardCopy™ IV E ASIC デバイス
Stratix® GX FPGA
HardCopy™ IV GX ASIC デバイス
Cyclone® III LS FPGA
Stratix® IV E FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。