記事 ID: 000086298 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/02/19

Stratix® 10 SoC 低消費電力デバイス上のハード・プロセッサー・システム Stratix® 10 FPGA IP において、SmartVID がVCCL_HPSオプションとして表示されるのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 18.1 の問題により、IP パラメーター・エディター GUI に、ハード・プロセッサー・システム Stratix® 10 FPGA IP ->内部クロックと出力クロック ->VCCL_HPS 値でVCCL_HPSの SmartVID オプションが誤って表示されます。Stratix® 10 SoC 低消費電力デバイス (-L) は SmartVID をサポートしていません。

    解決方法

    この問題を回避するには、Stratix® 10 SoC 低消費電力デバイスを使用する場合は、ハード・プロセッサー・システムで 0.9V または 0.94V を選択します Stratix® 10 FPGA IP -> 内部クロックと出力クロック ->VCCL_HPS 値 オプション。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。