インテル® FPGA SDK for OpenCL™ 17.0 BSP フローでは、複数のパスまたはクロックが制約を受けていないことが分かります。
ユーザーはコメントアウトするか、top.qsf ファイルの次の行を削除する必要があります。
# ベースリビジョンコンパイル SDC 制約のみ
base.sdc SDC_FILE set_global_assignment -name
top.sdc SDC_FILE -disable -name set_global_assignment
set_global_assignment -disable -name SDC_FILE top_post.sdc
QSF ファイルを変更した後で、別のインポート・コンパイルを実行する必要があります。
aoc --board .cl
この問題は、インテル® FPGA SDK for OpenCL™ の今後のリリースで修正される予定です。