記事 ID: 000086269 コンテンツタイプ: トラブルシューティング 最終改訂日: 2017/08/24

a10_ref BSP コンパイルで制約のないパスがいくつか表示されるのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インテル® FPGA SDK for OpenCL™ プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® FPGA SDK for OpenCL™ 17.0 BSP フローでは、複数のパスまたはクロックが制約を受けていないことが分かります。

    解決方法

    ユーザーはコメントアウトするか、top.qsf ファイルの次の行を削除する必要があります。

    # ベースリビジョンコンパイル SDC 制約のみ

    base.sdc SDC_FILE set_global_assignment -name

    top.sdc SDC_FILE -disable -name set_global_assignment

    set_global_assignment -disable -name SDC_FILE top_post.sdc

     

    QSF ファイルを変更した後で、別のインポート・コンパイルを実行する必要があります。

    aoc --board .cl

    この問題は、インテル® FPGA SDK for OpenCL™ の今後のリリースで修正される予定です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 GX FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。