記事 ID: 000086266 コンテンツタイプ: トラブルシューティング 最終改訂日: 2020/10/23

インテル® Stratix® 10 SoC デザインが、hps_cold_nReset上の移行を検出できない場合があるのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Stratix® 10 デバイス・データシートの問題により、インテル Stratix 10 FPGA SDM HPS_cold_nReset ピンのパルス幅要件は記載されていません。

    解決方法

    hps_cold_nResetピンのパルス幅要件は 3ms です。

    メモ:

    • nConfig 信号を使用してデバイスを再構成する意図がある場合は、HPS をコールドリセットする必要はありません。 nConfig イベント (再構成) は、デバイス全体 (HPS とFPGA) を消去し、選択したブートデバイスからデバイスを再構成します (MSEL 設定)。
    •  HPS がリセット処理中の場合、nConfig は発行できません。処理中に HPS リセットが実行されている場合、nConfig メッセージが表示される前に HPS のリセットが完了するのを待ちます: HPS リセットがトリガーされた時点から 10ms 以上です。

    また、コンフィグレーション・イベントが発生している間に HPS をリセットした場合、インテル Stratix 10 SoC デバイスが起動または正しく設定に失敗する理由も参照してください。

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 20.3 以降で修正されています。

    関連製品

    本記事の適用対象: 3 製品

    インテル® Stratix® 10 SX SoC FPGA
    インテル® Stratix® 10 MX FPGA
    インテル® Stratix® 10 TX FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。