詳細
インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 18.1 以前の問題により、ALTCLKCTRL インテル® FPGA IPの複数インスタンスでインテル® Stratix® 10 FPGAデザインをコンパイルする際、フィッタープランのステージでこの内部エラーが発生する可能性があります。このエラーは、クロックゲート機能が有効になっていて、単一の I/O バンクまたはトランシーバー・タイル内のロジックをドライブしている場合に発生します。
1 つの I/O バンクまたはトランシーバー・タイル内では、インテル® Stratix® 10 デバイスでサポートされるクロックゲートは 1 つだけです。
解決方法
このエラーを回避するには、1 つの I/O バンクまたはトランシーバー・タイル内でクロックゲート機能が有効になっているクロック・コントロール・ブロックの数を 1 に減らします。
この構成は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースでクリアなエラーメッセージが表示される予定です。