記事 ID: 000086252 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/02/22

LPM_ADD_SUB IP コアが誤った結果を生成する原因とは?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • 汎用コンポーネント
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの問題により、インテル® Stratix® 10 デバイスで LPM_ADD_SUB IP コアを使用する際、ハードウェアで誤った結果が発生する可能性があります。この問題は、1 より大きいパイプラインステージが使用されている場合にのみ発生します。シミュレーションによって正しい結果が得られます。

     

    解決方法

    問題を回避するには、1 または 0 のパイプライン ステージを使用します。

     

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。