記事 ID: 000086233 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/05/25

自動生成される JESD204B SDC ファイルのタイミング制約により、非 JESD IP でタイミング違反が発生します。

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    自動生成される JESD204B SDC ファイルのset_max_delay制約。 PHY と JESD204B データパス間のタイミングが非 JESD 固有であることを制約します。

    例えば：

    set_max_delay -from [get_keepers {*inst_sv_hssi_8g_rx_pcs|syncdatain*}] 8.000ns set_max_delay -to [get_keepers {*inst_sv_hssi_8g_tx_pcs|syncdatain*}] 8.000ns

    この制約により、他の IP コアのタイミング要件が制限され、 タイミング違反が無効です。

    解決方法

    利用可能なパッチをダウンロードして実行します。

    Quartus® II 14.1 パッチ 0.28

    Quartus® II 14.0 パッチ 0.36

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。