記事 ID: 000086209 コンテンツタイプ: Product Information & Documentation 最終改訂日: 2012/08/21

VCCIO レベルが異なる JTAG ピンの TDI および TDO ラインMAXインターフェイスする方法は?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

デバイス間にレベル・シフターを挿入することで、異なる VCCIO レベルを持つMAX®シリーズ・デバイスの JTAG ピンの TDI および TDO ラインをインターフェイスできます。

異なる V CCIO レベルの JTAG ピンの TDI および TDO ラインをインターフェイスする方法の例については、 混合Altera FPGAチェーンの設定 (PDF) を参照 してください。

関連製品

本記事の適用対象: 5 製品

インテル® MAX® 9000 CPLD
インテル® MAX® 7000A CPLD
インテル® MAX® 7000S CPLD
インテル® MAX® 7000B CPLD
MAX® II CPLD

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。