記事 ID: 000086207 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/02/18

トリプル・スピード・イーサネット IP コア・パッドが MAC 宛先アドレスより 2 オクト・ゼロになるのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

パケットヘッダーを 32 ビット境界に整列させるために、「パケットヘッダーを 32 ビット境界に整列」オプションが有効になっている場合、トリプル・スピード・イーサネット IP コアは MAC 宛先アドレスの 2 つのオクタット・ゼロを埋めます。

関連製品

本記事の適用対象: 29 製品

Arria® II GZ FPGA
Cyclone® IV GX FPGA
Cyclone® III FPGA
Cyclone® V ST SoC FPGA
Arria® II GX FPGA
Stratix® II FPGA
Cyclone® IV E FPGA
Arria® V GX FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Cyclone® III LS FPGA
Arria® V GZ FPGA
Cyclone® V E FPGA
Cyclone® V GX FPGA
Arria® V GT FPGA
Cyclone® V SE SoC FPGA
インテル® Arria® 10 GX FPGA
インテル® Arria® 10 GT FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Stratix® II GX FPGA
Stratix® III FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。