記事 ID: 000086205 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/12/13

PCI Express MegaCore ファンクション向け V シリーズ 28nm ハード IP のゲートレベル・シミュレーションで、EDA ネットリスト・ライターが有効なネットリストを作成しないのはなぜですか。

環境

    インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
    シミュレーション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

EDA ネットリスト・ライターは、現在 PCI Express® MegaCore® ファンクション向け V シリーズ・ハード IP のゲートレベルのシミュレーションをサポートしていません。

解決方法

この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション / スタンダード・エディションのバージョン 14.1 で修正されています。

関連製品

本記事の適用対象: 13 製品

Stratix® V GT FPGA
Arria® V GZ FPGA
Cyclone® V GX FPGA
Arria® V GT FPGA
Stratix® V E FPGA
Arria® V ST SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA
Stratix® V GX FPGA
Arria® V SX SoC FPGA
Arria® V GX FPGA
Stratix® V GS FPGA
Cyclone® V GT FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。