記事 ID: 000086189 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/11/12

Avalon-ST 受信および送信インターフェイスのクロック接続が正しくない

環境

    インテル® Quartus® II サブスクリプション・エディション
    イーサネット
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

Avalon ストリーミング (Avalon-ST) 受信ソースが誤って取得される 送信クロックとAvalon-ST 送信シンクに接続されている 受信クロックに誤って接続されます。

ただし、送信クロック接続インターフェイスの RTL ポート は、Avalon-ST 受信ソースと RTL ポートで正しく設定されています。 受信クロック接続インターフェイスがAvalon-ST に適しています 送信シンク。

この問題は、内部 FIFO を有効にするすべての MAC デザインに影響します。

解決方法

Avalon-ST 受信に同じクロックソースを適用し、 送信インターフェイス。

異なるクロックソースを使用する必要がある場合は、クロックを接続します。 受信クロックへの送信インターフェイスを目的としたソース 接続、および受信インターフェイスを対象としたクロックソース を送信クロック接続に接続します。

この問題は、トリプル・スピード・イーサネットのバージョン 13.1 で修正されています。 MegaCore ファンクション

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。